

71128-US
KK/cy

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2003年11月19日

出願番号 Application Number: 特願2003-389444

[ST. 10/C]: [JP2003-389444]

出願人 Applicant(s): 株式会社デンソー

2003年12月22日

特許庁長官
Commissioner,
Japan Patent Office

今井康



【書類名】 特許願
【整理番号】 N030670
【提出日】 平成15年11月19日
【あて先】 特許庁長官殿
【国際特許分類】 G06F 11/30
【発明者】
 【住所又は居所】 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
 【氏名】 松岡 俊彦
【発明者】
 【住所又は居所】 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
 【氏名】 石黒 由香里
【発明者】
 【住所又は居所】 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
 【氏名】 石原 秀昭
【特許出願人】
 【識別番号】 000004260
 【氏名又は名称】 株式会社デンソー
【代理人】
 【識別番号】 100071135
 【住所又は居所】 名古屋市中区栄四丁目6番15号 名古屋あおば生命ビル
 【弁理士】
 【氏名又は名称】 佐藤 強
 【電話番号】 052-251-2707
 【ファクシミリ番号】 052-263-4634
【選任した代理人】
 【識別番号】 100119769
 【弁理士】
 【氏名又は名称】 小川 清
【先の出願に基づく優先権主張】
 【出願番号】 特願2003- 47472
 【出願日】 平成15年 2月25日
【手数料の表示】
 【予納台帳番号】 008925
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 9200169
 【包括委任状番号】 0217337

【書類名】特許請求の範囲**【請求項 1】**

クリア信号の入力が所定の監視時間以上途絶えたときに異常検知信号を発生するウォッチドッグタイマと、低消費電力動作モードへの移行後所定の復帰時間が経過したときに通常動作モードへの復帰指令信号を発生するスリープ制御タイマとを備えたマイクロコンピュータにおいて、

前記低消費電力動作モードと前記通常動作モードとにおいて入力される動作クロックをカウントするとともに前記クリア信号の入力によりカウント値がクリアされる共用カウンタと、

前記所定の監視時間に応じた前記動作クロックのカウント設定値を保持する監視時間レジスタと、

前記所定の復帰時間に応じた前記動作クロックのカウント設定値を保持する復帰時間レジスタと、

前記通常動作モードにある期間有効化され、前記共用カウンタのカウント値と前記監視時間レジスタのカウント設定値との比較結果に基づいて前記異常検知信号を生成する監視用比較手段と、

前記低消費電力動作モードにある期間有効化され、前記共用カウンタのカウント値と前記復帰時間レジスタのカウント設定値との比較結果に基づいて前記復帰指令信号を生成する復帰用比較手段とを備えて構成されていることを特徴とするマイクロコンピュータ。

【請求項 2】

前記監視用比較手段は、前記共用カウンタのカウント値と前記監視時間レジスタのカウント設定値とを比較する比較器と、前記通常動作モードにおいて当該比較器の出力信号を通過させるゲート手段とから構成され、

前記復帰用比較手段は、前記共用カウンタのカウント値と前記復帰時間レジスタのカウント設定値とを比較する比較器と、前記低消費電力動作モードにおいて当該比較器の出力信号を通過させるゲート手段とから構成されていることを特徴とする請求項1記載のマイクロコンピュータ。

【請求項 3】

前記監視用比較手段は、前記通常動作モードにおいて前記共用カウンタのカウント値を通過させるゲート手段と、このゲート手段の出力値と前記監視時間レジスタのカウント設定値とを比較する比較器とから構成され、

前記復帰用比較手段は、前記低消費電力動作モードにおいて前記共用カウンタのカウント値を通過させるゲート手段と、このゲート手段の出力値と前記復帰時間レジスタのカウント設定値とを比較する比較器とから構成されていることを特徴とする請求項1記載のマイクロコンピュータ。

【請求項 4】

前記復帰時間レジスタには、前記通常動作モードから前記低消費電力動作モードへ移行するときの前記共用カウンタのカウント値に、前記所定の復帰時間に相当する前記動作クロックのカウント値を加えたカウント設定値が保持されることを特徴とする請求項1ないし3の何れかに記載のマイクロコンピュータ。

【請求項 5】

前記通常動作モードから前記低消費電力動作モードへ移行するときに、前記共用カウンタがクリアされるとともに、前記復帰時間レジスタに前記所定の復帰時間に相当する前記動作クロックのカウント値が保持されることを特徴とする請求項1ないし3の何れかに記載のマイクロコンピュータ。

【請求項 6】

前記復帰時間が経過したとき以外に、所定の復帰要因が発生したときにも、前記低消費電力動作モードから通常動作モードへの復帰指令信号が発生することを特徴とする請求項1ないし5の何れかに記載のマイクロコンピュータ。

【請求項 7】

前記復帰時間が経過したとき以外の所定の復帰要因は、外部から復帰指令信号が入力された場合であることを特徴とする請求項6記載のマイクロコンピュータ。

【請求項8】

前記復帰指令信号の発生時における前記共用カウンタのカウント値が格納されるバッファレジスタを設けたことを特徴とする請求項1ないし7の何れかに記載のマイクロコンピュータ。

【請求項9】

前記共用カウンタに入力される動作クロックは、CPUを動作させるメインクロックとは別系統のサブクロックであることを特徴とする請求項1ないし8の何れかに記載のマイクロコンピュータ。

【請求項10】

ICとして構成され、前記サブクロックは、当該ICに内蔵されたCR発振回路により生成されることを特徴とする請求項9記載のマイクロコンピュータ。

【書類名】明細書

【発明の名称】マイクロコンピュータ

【技術分野】

【0001】

本発明は、ウォッチドッグタイマとスリープ制御タイマとを備えたマイクロコンピュータに関する。

【背景技術】

【0002】

特許文献1には、主発振源からの動作クロックに基づいて動作するCPUを監視するウォッチドッグタイマが記載されている。また、特許文献2には、コントローラをスリープモードから通常動作モードへ遷移させる時間間隔をカウントするタイマを備えた情報処理装置が記載されている。

【特許文献1】特開2001-5695号公報

【特許文献2】特開平9-6489号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

図4は、従来から用いられているウォッチドッグタイマとスリープ制御タイマの構成を示している。CPU(図示せず)の暴走検出回路として用いられているウォッチドッグタイマ1は、サブクロック発振回路2からのサブクロックCKをカウントするカウンタ3を備えている。比較器5は、カウンタ3のカウント値がレジスタ4の設定値を超えるとリセット信号RSTを発生するようになっている。CPUは、所定の監視時間内にカウンタ3に対しクリア信号CLRを与える必要がある。従って、リセット信号RSTが出力されないということは、すなわちCPUがクリア信号出力ルーチンを正常に実行していることを意味する。

【0004】

一方、マイクロコンピュータの消費電流を低減するため、CPUが動作する必要がない期間ではメインクロックを停止させ、CPUを低消費電力モード(スリープモード)に移行させる。一旦スリープモードに移行したCPUは、外部からの割り込み信号が入力された時およびスリープ時間が経過した時に、通常動作モードに復帰するように動作する。スリープ制御タイマ6は、サブクロックCKをカウントするカウンタ7を備えており、比較器9は、カウンタ7のカウント値がレジスタ8の設定値を超えるとウェイクアップ信号WKUPを発生するようになっている。

【0005】

これらウォッチドッグタイマ1とスリープ制御タイマ6は、マイクロコンピュータにおいて多用されているにもかかわらず、機能が全く異なっていることから従来は別個独立の構成とされており、サブクロックCKを共用すること以外には回路の統合について検討されていなかった。しかしながら、近年、マイクロコンピュータは一段と高機能化が図られており、チップ面積の増大によるコスト上昇が問題となっている。

【0006】

そこで、本発明の目的は、ウォッチドッグタイマとスリープ制御タイマとを備えたものにおいて、回路規模の縮小を図ったマイクロコンピュータを提供することにある。

【課題を解決するための手段】

【0007】

請求項1に記載した手段によれば、ウォッチドッグタイマを実現するための監視用比較手段と、スリープ制御タイマを実現するための復帰用比較手段において、1つの共用カウンタを共用化する。ウォッチドッグタイマは、CPUが暴走して所定の監視時間内にクリア信号出力ルーチンを実行できなくなったことを検出するものであるため、CPUの動作が停止する低消費電力動作モードでは用いる必要がない。一方、スリープ制御タイマは、低消費電力動作モードへの移行後所定の復帰時間が経過したときに通常動作モードへの

復帰指令信号を発生するものであるため、通常動作モードでは用いる必要がない。

【0008】

本手段は、こうしたウォッチドッグタイマとスリープ制御タイマの特性、つまり両者が共用カウンタを同時に使用することができないという点に着目したものである。カウンタを共用すると、監視用比較手段と復帰用比較手段には共用カウンタのカウント値が比較対象として入力されることになる。そこで、監視用比較手段は通常動作モードにある期間有効化し、復帰用比較手段は低消費電力動作モードにある期間有効化する。これにより、両者間での調停動作が行われ、動作モードに応じて異常検知信号または復帰指令信号が出力されるようになる。

【0009】

本手段によれば、従来構成に比べてカウンタの数を減らすことができるので、その分回路規模を縮小でき、半導体集積回路装置（IC）としてのチップ面積を低減することができる。また、消費電流も低減することができる。なお、本発明でいう共用カウンタは、監視時間または復帰時間を計時する計時手段（タイマ）として用いられるもので、カウント設定値は監視時間または復帰時間と実質的に等価なものである。

【0010】

請求項2に記載した手段によれば、監視用比較手段の比較器は、共用カウンタのカウント値と監視時間レジスタのカウント設定値とを常時比較するが、その比較器の出力信号は通常動作モードにおいてゲート手段を通して出力される。一方、復帰用比較手段の比較器は、共用カウンタのカウント値と復帰時間レジスタのカウント設定値とを常時比較するが、その比較器の出力信号は低消費電力動作モードにおいてゲート手段を通して出力される。これにより、監視用比較手段と復帰用比較手段は、互いに相手側機能による共用カウンタの操作によっても誤信号を出力することができなくなる。

【0011】

請求項3に記載した手段によれば、監視用比較手段の比較回路は、通常動作モードにおいてゲート手段を通過した共用カウンタのカウント値と監視時間レジスタのカウント設定値とを比較した信号を出力する。一方、復帰用比較手段の比較回路は、低消費電力動作モードにおいてゲート手段を通過した共用カウンタのカウント値と復帰時間レジスタのカウント設定値とを比較した信号を出力する。これにより、監視用比較手段と復帰用比較手段は、互いに相手側機能による共用カウンタの操作によっても誤信号を出力することができなくなる。

【0012】

請求項4に記載した手段によれば、通常動作モードから低消費電力動作モードへ移行するときに、復帰時間レジスタには、そのときの共用カウンタのカウント値に、復帰時間に相当する動作クロックのカウント値を加えたカウント設定値が保持される。これにより、共用カウンタは、低消費電力動作モードへ移行した後も、引き続きそのカウント値からカウントを続行することができる。

【0013】

請求項5に記載した手段によれば、通常動作モードから低消費電力動作モードへ移行するときに、共用カウンタがクリアされるとともに、復帰時間レジスタに所定の復帰時間に相当する動作クロックのカウント値が保持される。これにより、共用カウンタのカウント値が復帰時間レジスタの値に等しくなると復帰指令信号が発生する。

【0014】

請求項6に記載した手段によれば、復帰時間が経過したとき以外に、外部割り込みなどの復帰要因が発生したときにも、低消費電力動作モードから通常動作モードに復帰することができる。

【0015】

請求項7に記載した手段によれば、外部（例えばワンチップ化されたマイクロコンピュータの当該チップ外）から復帰指令信号が入力された場合にも、低消費電力動作モードから通常動作モードへ復帰できるようになる。

【0016】

請求項8に記載した手段によれば、復帰指令信号の発生時における共用カウンタのカウント値がバッファレジスタに格納されるので、低消費電力動作モードの途中で復帰時間が経過する前に外部割り込みなどの復帰要因の発生により通常動作モードに復帰した場合でも、バッファレジスタの値を参照することにより低消費電力動作モードにあった時間を確認することができる。

【0017】

請求項9に記載した手段によれば、共用カウンタに入力される動作クロックは、CPUを動作させるメインクロックとは別系統のサブクロックとされる。この構成によれば、CPUの動作中における誤動作の監視、誤動作の早期検出と正常動作への復帰、誤動作の拡大防止すなわちフェイルセーフ機能を一層高められ、マイクロコンピュータの信頼性をより高めることができる。

【0018】

請求項10に記載した手段によれば、サブクロックは、ICに内蔵されたCR発振回路により生成される。この構成によれば、サブクロックの生成に外付け素子を必要としないことから、クロックの発振動作に関しての信頼性が高くなり、ひいてはマイコンの信頼性を高めることになる。

【発明を実施するための最良の形態】**【0019】****(第1の実施形態)**

以下、本発明の第1の実施形態について図1および図2を参考しながら説明する。

図1は、ワンチップマイクロコンピュータの内部構成、特にはウォッチドッグタイマとスリープ制御タイマの構成を示すもので、図4と同一構成部分には同一符号を付している。このワンチップマイクロコンピュータ11（以下マイコン11と称す）は、例えば車両のボディ制御用ECU(Electronic Control Unit)に設けられた制御基板に搭載されており、バッテリ電圧を降圧して生成された制御用電源電圧の供給を受けて動作するようになっている。

【0020】

CPU12は、アドレスバス13とデータバス14を介して、メモリ、入出力ポート、タイマ、カウンタ、通信回路、A/D変換器、D/A変換器など各種の機能回路（何れも図示せず）と接続されている。CPU12および各機能回路には、通常動作モードにおいて水晶発振回路15からメインクロック（システムクロック）が供給されるようになっている。ICに内蔵された水晶発振回路15には、ICの外付け素子である水晶発振子16とコンデンサC1、C2とが接続されるようになっている。

【0021】

このマイコン11は、例えば車両放置時などイグニッションスイッチがオフとされた場合に消費電流を極力低減できるように、スリープモード（低消費電力動作モードに相当）での動作が可能となっている。このスリープモードでは、水晶発振回路15の発振は停止してメインクロックが停止し、CPU12はプログラムの逐次実行動作を停止する。

【0022】

しかし、スリープモードに移行した後であっても、操作入力の有無を監視して車両のドアロック制御などを行ったり、誤動作の未然防止や誤動作からの早期回復のためのリフレッシュ動作（ポートのオフ設定、状態保持動作等）を行う必要があるため、後述するサブクロックCKのカウント値に基づいて一定の（または車両の状態により定められる）スリープ時間（一例として200ms）が経過するごとに、一時的にCPU12を通常動作モードに復帰（ウェイクアップ）させるようになっている。スリープ信号SLPはマイコン11の動作モードを表す信号であり、Hレベルの場合にはスリープモード、Lレベルの場合には通常動作モードにあることを示している。

【0023】

ウォッチドッグタイマ17は、CPU12からのクリア信号CLRの入力が所定の上限

監視時間以上途絶えたとき、またはクリア信号CLRが所定の下限監視時間よりも早いタイミングで入力されたときにリセット信号RST（異常検知信号に相当）を発生するもので、レジスタ4、カウンタ18および信号生成回路19から構成されている。

【0024】

スリープ制御タイマ20は、スリープモードへの移行後所定の復帰時間が経過したときに通常動作モードへの移行を指示するウェイクアップ信号WKUP（復帰指令信号に相当）を発生するもので、レジスタ8、カウンタ18、信号生成回路21およびバッファレジスタ22から構成されている。カウンタ18とレジスタ4、8、22は、アドレスバス13とデータバス14に接続されている。

【0025】

カウンタ18は、ウォッチドッグタイマ17とスリープ制御タイマ20とで用いられる共用カウンタであって、マイコン11に制御用電源電圧が供給されている限り発振し続けるサブクロック発振回路2からのサブクロックCK（動作クロックに相当）をカウントアップするようになっている。このカウンタ18にクリア信号CLRが入力されると、カウント値Nは0にクリアされる。サブクロック発振回路2は、ICに内蔵されたCR発振回路により構成されている。

【0026】

レジスタ4（監視時間レジスタに相当）には、上限監視時間および下限監視時間に相当するサブクロックCKのカウント設定値WDmaxおよびWDminが設定されている。また、後述するように、レジスタ8（復帰時間レジスタに相当）には、通常動作モードからスリープモードへの移行時に、上記復帰時間に応じたサブクロックCKのカウント設定値SLが設定されるようになっている。

【0027】

信号生成回路19（監視用比較手段に相当）は、カウンタ18のカウント値Nとレジスタ4のカウント設定値WDmax、WDminとを比較する比較器5と、通常動作モードにおいて当該比較器5の出力信号を通過させるANDゲート23（ゲート手段に相当）を有している。比較器5は、カウンタ18のカウント値Nがカウント設定値WDmaxを超えた場合およびカウント値Nがカウント設定値WDminに達する前にクリアされた場合に、CPU12の割り込み端子に対しリセット信号RSTを出力するようになっている。また、ANDゲート23の一方の入力端子には比較器5の出力信号が入力され、他方の入力端子にはスリープ信号SLPがインバータ24を介して入力されている。これにより、信号生成回路19は、通常動作モードにおいてのみリセット信号RSTを出力可能となる。

【0028】

信号生成回路21（復帰用比較手段に相当）は、カウンタ18のカウント値Nとレジスタ8のカウント設定値SLとを比較する比較器9と、スリープモードにおいて当該比較器9の出力信号を通過させるANDゲート25（ゲート手段に相当）を有している。比較器9は、カウンタ18のカウント値Nがカウント設定値SLを超えた場合にウェイクアップ信号WKUPを出力するようになっている。また、ANDゲート25の一方の入力端子には比較器9の出力信号が入力され、他方の入力端子にはスリープ信号SLPが入力されている。これにより、信号生成回路21は、スリープモードにおいてのみウェイクアップ信号WKUPを出力可能となる。

【0029】

バッファレジスタ22には、マイコン11がスリープモードにある期間、カウンタ18のカウント値Nが格納されるようになっている。スリープモードにあるマイコン11は、上記復帰時間が経過する前であっても、外部割り込みの発生などの要因により通常動作モードに移行する場合があり、CPU12は、ウェイクアップした後でこのバッファレジスタ22に格納されたカウント値Nを参照することにより、スリープ状態にあった時間を認識することができるようになっている。

【0030】

次に、図2に示すタイミングチャートを参照しながら本実施形態の作用について説明す

る。

図2は、上から順にカウンタ18のカウント値N、CPU12からのクリア信号CLR、信号生成回路19から出力されるリセット信号RST、スリープ信号SLPを示している。

【0031】

スリープ信号SLPがLレベルにある通常動作モードにおいて、信号生成回路19のANDゲート23は信号通過状態となり、信号生成回路21のANDゲート25は信号遮断状態となる。これにより、信号生成回路19が有効化され、信号生成回路21が無効化される。

【0032】

カウント値Nがカウント設定値WD_{min}とWD_{max}との間にある期間にクリア信号CLRが入力されていれば、信号生成回路19はリセット信号RSTを出力しない(時刻t1)。これに対し、カウント値Nがカウント設定値WD_{min}よりも小さい時にクリア信号CLRが入力されると、信号生成回路19はリセット信号RSTを出力する(例えば時刻t2に示すタイミング)。また、クリア信号CLRが入力されずカウント値Nがカウント設定値WD_{max}に達したときも、信号生成回路19はリセット信号RSTを出力する(時刻t3)。

【0033】

一方、スリープ信号SLPがLレベルからHレベルになり、マイコン11が通常動作モードからスリープモードに移行すると、信号生成回路19のANDゲート23は信号遮断状態となり、信号生成回路21のANDゲート25は信号通過状態となる。これにより、信号生成回路19が無効化され、信号生成回路21が有効化される。この動作モードの移行時において、レジスタ8には、その時のカウント値NAにスリープ信号SLPに相当するカウント値NSLが加算されたカウント設定値SLが設定される(時刻t4)。この設定は、スリープモードに移行する前にCPU12が実行してもよいし、専用のハードウェアにより実行してもよい。

【0034】

CPU12がスリープモードに移行すると、カウンタ18へのクリア信号CLRは与えられず、カウンタ18はクリアされることなくアップカウントし続ける。やがて、カウント値Nが上記カウント設定値SLに達すると、信号生成回路21からウェイクアップ信号WKUPが出力され、CPU12が通常動作モードに復帰する(時刻t5)。

【0035】

このように本実施形態のマイコン11は、ウォッチドッグタイマ17とスリープ制御タイマ20を備え、それぞれの信号生成回路19と21でカウンタ18を共用している。ウォッチドッグタイマ17は、CPU12が暴走して所定の監視時間内にクリア信号出力ルーチンを実行できなくなったことを検出するものであるため、CPU12の動作が停止するスリープモードでは用いる必要がない。一方、スリープ制御タイマ20は、スリープモードへの移行後復帰時間が経過したときに通常動作モードへのウェイクアップ信号WKUPを発生するものであるため、通常動作モードでは用いる必要がない。

【0036】

マイコン11は、こうしたウォッチドッグタイマ17とスリープ制御タイマ20の特性、つまり両者がカウンタ18を同時に使用することができないという点に着目し、従来それぞれが有していたカウンタを減らした構成となっている。これにより、従来構成に比べてマイコン11の回路規模を縮小でき、チップ面積の縮小ひいてはコストの低減が図られる。また、マイコン11の消費電流も低減することができる。

【0037】

この場合、信号生成回路19と21は、スリープ信号SLPをゲート信号とするANDゲート23、25を用いることにより、互いに相補的な動作をするようになっているため、互いに相手側機能によるカウンタ18の操作によっても誤信号を出力することができない。また、バッファレジスタ22を設けたので、CPU12は、外部割り込みの発生などの要

因によりウェイクアップした後でも、スリープ状態にあった時間を認識することができる。

【0038】

ところで、CPU12の動作中における誤動作の監視、誤動作の早期検出と正常動作への復帰、誤動作の拡大防止すなわちフェイルセーフ機能を高めるためには、スリープ制御タイマ20により間欠的に通常動作モードに復帰させ、CPU12によりマイコン11の内部状態をリフレッシュすることが有効である。また、通常動作モードにおいて、水晶発振子16やコンデンサC1、C2の接続不良などによりメインクロックが停止した場合であっても、ウォッチドッグタイマ17を動作させることが必要である。

【0039】

仮にメインクロックを用いてウォッチドッグタイマ17を動作させた場合には、プログラムの暴走は検知できるが、メインクロックの停止による誤動作は検出できない。本実施形態では、ウォッチドッグタイマ17とスリープ制御タイマ20との共用カウンタ18が、CPU12を動作させるメインクロックとは別系統のサブクロックCKを入力としているので、上記フェイルセーフ機能を一層向上させることができる。

【0040】

なお、ウォッチドッグタイマ17はCPU12により定期的にリセットされるため、通常動作モード中にメインクロックが一時的に停止した場合であっても、メインクロックが再び生成されれば正常動作に復帰できる。また、通常動作モード中にメインクロックが停止し続けた場合でも、マイコン11はリセット状態のまま保持されるため、マイコン11の端子状態は一定の初期状態（例えは入力状態）となり、当該マイコン11に接続された外部機器に対し誤信号を出力することはない。

【0041】

メインクロックには高い発振周期精度を要求される場合が多く、従って、本実施形態においても水晶発振子16（セラミック発振子でもよい）を用いている。しかし、こうした発振子はICに対し外付けとなり、コンデンサC1、C2（容量素子）を必要とする場合が多い。これらの外付け素子は、外れや故障の虞があり、それだけメインクロックの信頼性を低下させる原因となる。これに対し、本実施形態のようにサブクロック発振回路2として内蔵のCR発振回路を用いると、外付け素子を必要としないことからサブクロックCKの発振動作に関しての信頼性が高くなる。

【0042】

（第2の実施形態）

次に、本発明の第2の実施形態について図3を参照しながら説明する。

図3は、ワンチップマイクロコンピュータの内部構成、特にウォッチドッグタイマとスリープ制御タイマの構成を示すもので、図1と同一構成部分には同一符号を付している。この図3に示すマイコン26は、図1に示すマイコン11に対してORゲート27が追加されている。

【0043】

このORゲート27は、ANDゲート25からのウェイクアップ信号WKUP1と、ICの外部から入力されるウェイクアップ信号WKUP2（復帰指令信号に相当）とを入力とし、CPU12の割り込み端子に対してウェイクアップ信号WKUPを出力するようになっている。外部から入力されるウェイクアップ信号WKUP2は、車内LANの通信が開始されたことを示す通信開始信号、種々の操作入力があったことを示す操作入力信号などである。

【0044】

本実施形態によれば、第1の実施形態と同様の作用、効果が得られる他、マイコン26の外部からのウェイクアップ信号WKUP2によってもスリープモードから通常動作モードへ復帰できるようになる。

【0045】

（その他の実施形態）

なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。

マイコン11が通常動作モードからスリープモードに移行するときに、カウンタ18を一旦クリアし、レジスタ8に、カウント設定値SLとしてスリープ信号SLPに相当するカウント値NSLを設定してもよい。

ウォッチドッグタイマ17は、カウンタ18のカウント値Nがカウント設定値WDmaxを超えた場合にのみリセット信号_RSTを出力する構成としてもよい。

【0046】

信号生成回路19、21において、それぞれカウンタ18と比較器5との間、カウンタ18と比較器9との間にANDゲート23、25を設けてもよい。

バッファレジスタ22は必要に応じて設ければよい。

水晶発振子18に替えてセラミック発振子を用いてもよい。

サブクロック発振回路2には、リング発振回路を用いてもよい。

【図面の簡単な説明】

【0047】

【図1】本発明の第1の実施形態であるマイコンの内部構成、特にウォッチドッグタイマとスリープ制御タイマの構成を示すブロック図

【図2】タイミングチャート

【図3】本発明の第2の実施形態を示す図1相当図


【図4】従来構成を示すウォッチドッグタイマとスリープ制御タイマのブロック図

【符号の説明】


【0048】

11、26はマイクロコンピュータ、4はレジスタ（監視時間レジスタ）、5、9は比較器、8はレジスタ（復帰時間レジスタ）、17はウォッチドッグタイマ、18はカウンタ（共用カウンタ）、19は信号生成回路（監視用比較手段）、20はスリープ制御タイマ、21は信号生成回路（復帰用比較手段）、22はバッファレジスタ、23、25はANDゲート（ゲート手段）である。


【書類名】 図面
【図 1】




【図 2】



【図3】



【図 4】



【書類名】要約書

【要約】

【課題】 ウオッヂドッグタイマとスリープ制御タイマとを備えたものにおいて回路規模の縮小を図る。

【解決手段】 マイコン11のウォッヂドッグタイマ17とスリープ制御タイマ20は、それぞれの信号生成回路19と21とでカウンタ18を共用して用いる。通常動作モードでは、ANDゲート23が信号通過状態となりリセット信号RSTを出力可能となる。スリープモードでは、ANDゲート25が信号通過状態となりウェイクアップ信号WKUPを出力可能となる。

【選択図】 図1

特願2003-389444

出願人履歴情報

識別番号 [000004260]

1. 変更年月日 1996年10月 8日

[変更理由] 名称変更

住 所 愛知県刈谷市昭和町1丁目1番地
氏 名 株式会社デンソー